一种始终线性放电和减少数字步骤的D6T存内计算加速器

本发明公开了一种始终线性放电和减少数字步骤的D6T存内计算加速器。在本发明所公开的存内计算加速器中，提出了三种有效技术：(1)一个解耦合的6T(D6T)位单元，能在0.4V下可靠运行并在0.26V情况下待机，支持解耦合双端口的并行处理；(2)一种始终线性放电卷积机制(ALDCM)，它不仅能够降低位线电压，而且还能在位线的整个电压范围内始终保持线性计算；(3)偏置电压时间转换器(BVTC)的旁路减少了数字步骤，但在低电压下仍保持高能效和计算密度。存内计算加速器的测量结果显示，其平均能效为8918 TOPS/W(8b×8b)，55nm CMOS工艺的平均计算密度为38.6TOPS/mm2(8b×8b)。
上海科技大学
张宏图 | 束宇豪 | 哈亚军